Imagen de Portada

Diseño lógico : fundamentos de electrónica digital /

Mostrar otras versiones (1)

Se presenta al lector un material concerniente a los circuitos lógicos combinacionales y secuenciales como fundamento de la electrónica digital la cual contiene diferentes dispositivos que dan como consecuencia la construcción de la arquitectura del computador. A través de ocho capítulos se describe...

Descripción completa

Guardado en:
Autor principal: Flórez Fernández, Héctor Arturo
Formato: Libro
Lenguaje:español
Publicado: Bogotá : Ediciones de la U, 2010.
Colección:Area : Electrónica
Materias:
ELECTRONICA DIGITAL
COMPUTADORES > DISEÑO Y CONSTRUCCCION
RSH
Acceso en línea:Ebook suscrito en eLibro.net
Etiquetas: Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
Tabla de Contenidos:
  • CAPÍTULO 1. SISTEMAS NUMÉRICOS
  • 1.1. Sistema decimal
  • 1.2. Sistema binario
  • 1.3. Sistema octal
  • 1.4. Sistema hexadecimal
  • 1.5. Código BCD
  • 1.6. Código Gray
  • 1.7. Conversión entre sistemas
  • 1.7.1. Conversión Decimal-Binario
  • 1.7.2. Conversión Binario-Decimal
  • 1.7.3. Conversión Decimal-Octal
  • 1.7.4. Conversión Octal-Decimal
  • 1.7.5. Conversión Decimal-Hexadecimal
  • 1.7.6. Conversión Hexadecimal-Decimal
  • 1.7.7. Conversión Binario-Octal
  • 1.7.8. Conversión Octal-Binario
  • 1.7.9. Conversión Binario-Hexadecimal
  • 1.7.10. Conversión Hexadecimal-Binario
  • 1.8. Complemento A 1 y Complemento A 2
  • 1.8.1. Complemento a 1
  • 1.8.2. Complemento a 2
  • 1.9. Operaciones aritméticas de diferentes sistemas
  • 1.9.1. Suma en Binario
  • 1.9.2. Suma en Octal
  • 1.9.3. Suma en hexadecimal
  • 1.9.4. Resta en Binario
  • 1.9.5. Resta en octal
  • 1.9.6. Resta en hexadecima
  • l 1.9.7. Multiplicación en binario
  • 1.9.8. División en binario
  • Ejercicios propuestos
  • CAPÍTULO 2. COMPUERTAS LÓGICAS
  • 2.1. Compuerta NOT
  • 2.2. Compuerta AND
  • 2.3. Compuerta OR
  • 2.4. Compuerta NAND
  • 2.5. Compuerta NOR
  • 2.6. Compuerta OR exclusiva
  • 2.7. Compuerta NOR exclusiva
  • 2.8. Implementación mediante compuertas lógicas
  • Ejercicios Propuestos
  • CAPÍTULO 3. ÁLGEBRA DE BOOLE
  • 3.1. Operaciones booleanas
  • 3.1.1. Adición Booleana
  • 3.1.2. Multiplicación Booleana
  • 3.2. Leyes del álgebra de Boole
  • 3.2.1. Ley Conmutativa
  • 3.2.2. Ley Asociativa
  • 3.2.3. Ley Distributiva
  • 3.3. Reglas del álgebra de Boole
  • 3.4. Teoremas de DeMorgan
  • 3.4.1. Aplicación de los teoremas de DeMorgan
  • 3.5. Simplificación mediante el álgebra de Boole
  • 3.6. Mapas de Karnaugh
  • 3.6.1. Mapa de Karnaugh de tres variables
  • 3.6.2. Mapa de Karnaugh de cuatro variables
  • 3.6.3. Minimización de suma de productos mediante un mapa de Karnaugh
  • 3.6.4. Simplificación de suma de productos mediante el mapa de Karnaugh
  • 3.6.5. Simplicación de suma de productos usando Tabla de Verdad
  • 3.6.6. Condiciones indiferentes o valores No importa
  • Ejercicios Propuestos
  • CAPÍTULO 4. LÓGICA COMBINACIONAL
  • 4.1. Sumador básico
  • 4.2. Sumador completo
  • 4.3. Sumador binario en paralelo
  • 4.4. Restador de 4 bits
  • 4.5. Comparadores
  • 4.6. Conversores de código
  • 4.6.1. Conversor Binario-Gray
  • 4.6.2. Conversor Binario-BCD
  • 4.7. Decodificadores
  • 4.7.1. Decodificador 2-4
  • 4.7.2. Decodificador 3-8
  • 4.7.3. Decodificador Manejador
  • 4.8. Codificadores
  • 4.8.1. Codificador Decimal BCD
  • 4.8.2. Codificador Decimal BCD con prioridad
  • 4.9. Demultiplexores
  • 4.10. MULTIPLEXORES
  • 4.10.1. Multiplexor 4-1
  • 4.10.2. Multiplexor cuádruple 2-1
  • Ejercicios Propuestos
  • CAPÍTULO 5. ELEMENTOS BÁSICOS DE ALMACENAMIENTO
  • 5.1. LATCHES
  • 5.1.1. Latch S-R
  • 5.1.2. Latch
  • 5.1.3. Circuito Antirrebote
  • 5.1.4. Latch S-R con Habilitación
  • 5.1.5. Latch D con Habilitación
  • 5.2. FLIP-FLOPS 116
  • 5.2.1. Detector de flancos
  • 5.2.2. Flip-Flop D
  • 5.2.3. Flip-Flop J-K
  • 5.2.4. Flip-Flop J-K con entradas asíncronas
  • 5.3. TEMPORIZADOR 555
  • 5.3.1 Temporizador 555 configurado como aestable
  • 5.4 Divisor de frecuencia
  • Ejercicios Propuestos
  • CAPÍTULO 6. CONTADORES
  • 6.1. Contador asíncrono
  • 6.1.1. Contador asíncrono binario de 2 bits
  • 6.1.2. Contador Asíncrono Binario de 4 bits
  • 6.1.3. Contador Asíncrono BCD
  • 6.1.4. Contador asíncrono binario de 4 bits descendente
  • 6.1.5. Contador Asíncrono Binario de 4 bits ascendente / descendente
  • 6.2. Contador Síncrono
  • 6.2.1. Contador Síncrono Binario de 2 bits
  • 6.2.2. Contador Síncrono Binario de 4 bits
  • 6.3. Contador Síncrono ascendente descendente
  • 6.4. Diseño de contadores Síncronos
  • 6.5. Contadores en cascada
  • Ejercicios Propuestos
  • CAPÍTULO 7. REGISTROS
  • 7.1. Registros con entrada y salida en paralelo
  • 7.2. Registros de desplazamiento con entrada y salida en serie
  • 7.3. Registros de desplazamiento en cascada
  • Ejercicios Propuestos
  • CAPÍTULO 8. MEMORIAS
  • 8.1. Lectura y escritura
  • 8.1.1. Operación de escritura
  • 8.1.2. Operación de lectura
  • 8.2. Memorias de sólo lectura ROM
  • 8.2.1. ROM Básica
  • 8.2.2. PROM
  • 8.2.3. EPROM
  • 8.2.4. UVPROM
  • 8.2.5. EEPROM
  • 8.3. Memorias de acceso aleatorio RAM
  • 8.3.1. Arquitectura de RAM Estática (SRAM)
  • 8.4. Expansión de memorias
  • 8.4.1. Expansión de longitud de palabra
  • 8.4.2. Expansión de capacidad de almacenamiento o tamaño
  • Ejercicios Propuestos
  • Bibliografía
  • Infografía

Ejemplares similares